AI และเทคโนโลยี Agentic AI ที่เติบโตอย่างรวดเร็วทำให้ ความต้องการชิปประมวลผลและหน่วยความจำพุ่งสูงเกินไป ส่งผลให้เกิดปรากฏการณ์ “กำแพงหน่วยความจำ” หรือ Memory Wall ที่คอยชะลอการประมวลผลและเป็นคอขวดของอุตสาหกรรม
สถาปัตยกรรมฟอนนอยมันน์และต้นเหตุ Memory Wall
- สถาปัตยกรรมดั้งเดิม (Von Neumann Architecture) แยก Compute และ Memory ทำให้ต้องส่งข้อมูลไปมาเป็นระยะทางไกล → latency สูง
- ใน AI workloads ปริมาณข้อมูลมหาศาลทำให้ GPU และ CPU ต้องรอการดึงข้อมูลจากหน่วยความจำ, ส่งผลให้ประสิทธิภาพลดลงแม้ GPU จะมีความเร็วสูง
- ปัญหานี้เกิดขึ้นทั่วโลก และเป็นเหตุผลที่ทำให้ราคาชิปหน่วยความจำพุ่งสูง
HBM (High Bandwidth Memory) – กุญแจสำคัญที่ผลิตยาก
- HBM คือ หน่วยความจำแบบ 3D Stacked วางรอบ GPU/ASIC เพื่อลด latency และเพิ่ม bandwidth
- การผลิตซับซ้อน: ต้องใช้ TSV (Through Silicon Via), เวเฟอร์ใหญ่, และกระบวนการ precision สูง → ต้นทุนสูงและ defect rate สูง
- ปัจจุบันผู้ผลิตชั้นนำ 3 รายคือ SK Hynix, Samsung และ Micron
- SK Hynix ได้เปรียบด้าน R&D และเป็นผู้นำตลาด HBM มาหลายปี แม้ช่วงตลาดนิ่ง
ประวัติศาสตร์การแข่งขันแบบ Oligopoly
- ก่อนหน้านี้ตลาด DRAM/HBM มีผู้เล่น 26 ราย แต่เป็นตลาด Cyclical ล้มละลายง่าย
- เงินลงทุนมหาศาลต้องคาดการณ์ความต้องการ 3-5 ปีล่วงหน้า
- ปัจจุบันตลาดเหลือผู้เล่นน้อย → กลายเป็น Infrastructure ของ AI
- จีน ผลักดัน CXMT เป็นผู้เล่น HBM รายที่ 4 เพื่อเสริม supply chain ลดพึ่งพาตะวันตก
ปรากฏการณ์คอขวดซ้อนคอขวด (Russian Doll Bottleneck)
Packaging – CoWoS
- CoWoS (Chip-on-Wafer-on-Substrate) เป็นเทคโนโลยี advanced packaging
- ปัจจุบัน TSMC เจ้าเดียวทำได้ → ต้องรอคิวผลิตปีครึ่ง
- การผลิตจำกัดทำให้ GPU ระดับสูงและ HBM ไม่เพียงพอต่อความต้องการ AI
CPU และ Agentic AI
- CPU ทำหน้าที่เป็น “หัวหน้าฝ่าย” ของระบบ AI
- การขาด CPU ความเร็วสูงอาจกลายเป็นคอขวดใหม่
- ผู้เล่นหลัก: Intel, AMD, ARM
NAND Flash และหน่วยความจำเสริม
- หลัง HBM/DRAM ไม่พอ → GPU ต้องดึง NAND Flash มาทำงานตรง → latency เพิ่มขึ้น
- บริษัทอย่าง SanDisk กลายเป็นผู้ผลิต critical components สำหรับ AI workloads
SRAM และการฝังหน่วยความจำในตัว
- การพัฒนา AI chip แบบ Process-in-Memory และฝัง SRAM ลด dependency บน HBM
- ตัวอย่าง: Cerebras และ OpenAI ทดลอง GPU+SRAM เพื่อเพิ่ม throughput
ความเสี่ยงและแนวโน้มอนาคต
- AI Super Cycle ยังอยู่ช่วงต้นน้ำ → เทคโนโลยีใหม่ยังไม่ fully scaled
- แนวโน้มเทคโนโลยี:
- Photonic Interconnects แทนทองแดง → ลด latency และพลังงาน
- Process-in-Memory → ลด dependency HBM/DRAM
- ความเสี่ยงหลัก 3 ประการ:
- Demand Concentration: Major Cloud Provider (AWS, Google, Microsoft) มีอิทธิพลสูง
- Valuation: หุ้นแพง → ความผันผวนสูง
- Forward-Looking Risk: ต้องติดตามการลงทุนและ roadmap ของ TSMC, SK Hynix, Micron, CXMT
ตลาดหุ้นและการลงทุนในชิป AI
- หุ้นผู้ผลิต HBM และ DRAM เติบโตสูง → นักลงทุนควรระวัง volatility
- Supply chain limitations ทำให้ราคาชิป AI สูง, กำไรต้นน้ำ (memory suppliers) สูงกว่าผู้ผลิตปลายน้ำ (OEM/EV AI boards)
- การกระจายผู้ผลิต HBM 4 รายช่วยลด risk ของการพึ่งพาตะวันตก
FAQ
Q1: Memory Wall คืออะไร?
A1: ปัญหาคอขวดที่เกิดจากสถาปัตยกรรม Von Neumann ทำให้ CPU/GPU ต้องรอดึงข้อมูลจากหน่วยความจำ → ลด throughput AI workloads
Q2: HBM คืออะไร?
A2: High Bandwidth Memory แบบ 3D Stacked รอบ GPU/ASIC เพิ่ม bandwidth ลด latency แต่ผลิตยากและต้นทุนสูง
Q3: ใครเป็นผู้ผลิต HBM รายใหญ่?
A3: SK Hynix (ผู้นำ), Samsung, Micron และ CXMT (จีน)
Q4: CoWoS คืออะไร?
A4: Advanced Packaging สำหรับวาง HBM/GPU บน Substrate เดียว → TSMC เป็นผู้เชี่ยวชาญเพียงรายเดียว
Q5: CPU, DRAM, NAND Flash จะกลายเป็นคอขวดหรือไม่?
A5: ใช่ สำหรับ Agentic AI workloads ที่ต้องประมวลผลเร็วและดึงข้อมูลจำนวนมาก
Q6: อนาคตของ AI Chip Super Cycle เป็นอย่างไร?
A6: ยังอยู่ช่วงต้นน้ำ → มีเทคโนโลยี Photonic Interconnect, Process-in-Memory และ SRAM ฝังตัวช่วยลดคอขวด
