EUV ไปต่อไม่ไหวจริงไหม? เมื่อ “ยุคอังสตรอม” ทำให้แสงเริ่มแพ้สถิติ

อุตสาหกรรมชิปเดินทางมาถึงช่วงที่ ข้อจำกัดไม่ได้อยู่แค่ “วิศวกรรม” แต่เป็น “สถิติและฟิสิกส์” มากขึ้นเรื่อย ๆ

เราใช้ EUV lithography เป็นไม้หลัก เพราะมันใช้แสงความยาวคลื่น 13.5 นาโนเมตร เพื่อพิมพ์ลวดลายขนาดจิ๋วบนเวเฟอร์

แต่เมื่อพยายามดันไปสู่โหนดเล็กมาก ๆ (ระดับ อังสตรอม) สิ่งที่เริ่มหนักขึ้นคือ “ความแปรปรวน” จากจำนวนโฟตอนที่จำกัด (stochastic effects) ทำให้ลายที่พิมพ์ออกมาไม่นิ่งเท่าที่ควร

Answer Block

ปัญหาใหญ่ของ EUV ในยุคอังสตรอม คือ “stochastics” หรือความแปรปรวนจากจำนวนโฟตอนที่น้อยลงเมื่อเทียบกับความละเอียดที่ต้องการ ทำให้เกิดความไม่สม่ำเสมอของลาย (เช่น roughness/defect) และมักต้องเพิ่ม dose ซึ่งทำให้ throughput ลดและต้นทุนสูงขึ้น แนวคิด DSA (Directed Self-Assembly) ใช้ block copolymer ให้ “จัดระเบียบตัวเอง” โดยมีลายหยาบเป็นตัวนำทาง เพื่อช่วย “แก้ลายให้คมขึ้น/ลดความแปรปรวน” จนถูกมองว่าเป็นตัวเสริม EUV ในยุคถัดไป

1) ทำไม EUV “ยิ่งเล็กยิ่งลำบาก”: โฟตอนน้อย = ลายไม่นิ่ง

แม้ EUV จะละเอียดมาก แต่การพิมพ์ในระดับเล็กสุด ๆ เริ่มโดนปัญหาเชิงสถิติที่เรียกว่า photon/optical stochastics

งานวิจัยใน Scientific Reports อธิบายว่า EUV (13.5nm, ~92eV) มีแนวโน้มไวต่อ stochastic effects เพราะ “photon density ต่ำกว่าเทคโนโลยีแสงรุ่นก่อน” ทำให้ความแปรปรวนของลายเด่นขึ้น

แปลเป็นภาษาธุรกิจ:

2) High-NA EUV ช่วยอะไร และทำไมบางค่ายยัง “ไม่รีบ”

อุตสาหกรรมกำลังขยับไปหา High-NA EUV เพื่อเพิ่มความละเอียดของการพิมพ์ลาย โดย imec ก็ชี้ว่า stochastic print failures เป็นโจทย์สำคัญที่ต้องศึกษาในยุค High-NA

ฝั่ง Intel มีข่าวความคืบหน้าเรื่อง High-NA EUV โดยมีรายงานว่า Intel ติดตั้งเครื่อง High-NA EUV รุ่นเชิงพาณิชย์ตัวแรก (ASML Twinscan EXE:5200B) เพื่อปูทางโหนดถัดไป และหน้า roadmap ของ Intel Foundry ก็ระบุ Intel 14A และ 14A-E เป็นหนึ่งในแผนเทคโนโลยีหลักที่ประกาศในงาน Direct Connect

ขณะที่ TSMC เคยออกมาระบุว่ากระบวนการบางรุ่น “ยังไม่จำเป็นต้องใช้ High-NA EUV” และจะเลือกใช้เมื่อเห็นประโยชน์ชัดจริง (เช่นเรื่องต้นทุน/ความคุ้ม)

3) แล้ว “DSA” คืออะไร? ทำไมถูกเรียกว่า “สูตรโกง” ของการพิมพ์ลาย

DSA (Directed Self-Assembly) คือแนวทางที่ให้วัสดุ “ช่วยจัดระเบียบตัวเอง” แทนการพึ่งการแกะสลักด้วยแสงเพียงอย่างเดียว

imec อธิบายหลักการชัดว่า DSA อาศัย microphase separation ของ BCP และสามารถ “ถูกนำทาง” ด้วย prepattern ทำให้ได้ลายสม่ำเสมอที่ pitch เล็กกว่าลายนำทาง

บทความ Nature ก็อธิบายภาพใหญ่ว่า guided self-assembly ของ block copolymers สามารถสร้างแพตเทิร์นที่ต้องใช้ในชิปรุ่นล้ำได้

4) ทำไม “EUV + DSA” ถึงน่าสนใจในยุคอังสตรอม

ถ้าสรุปแบบสั้นสุด:

EUV เก่งเรื่อง “วาดโครง”

DSA เก่งเรื่อง “ทำลายให้คม/สม่ำเสมอ” ด้วยการจัดตัวของวัสดุ

งานภาพรวมด้าน EUV+DSA ระบุว่า DSA ช่วย “pattern rectification” คือทำให้คุณภาพลายสุดท้ายไม่ผูกกับความไม่สมบูรณ์ของลายต้นทางมากนัก

และงานรีวิว DSA ในสาย advanced lithography ก็สะท้อนว่าเทคโนโลยีนี้ได้รับความสนใจมากขึ้นในช่วงหลัง

เชิงโรงงาน:

5) เดิมพันของ Intel และเกมของคู่แข่ง: เส้นทางเดียวกันหรือคนละทาง

สิ่งที่ “ยืนยันได้จากแหล่งทางการ” ตอนนี้คือ Intel มี roadmap โหนด 14A/14A-E ในสาย Intel Foundry และมีสัญญาณลงทุนกับ High-NA EUV

ส่วน “DSA จะถูกใช้จริงในโหนดไหน” เป็นเรื่องที่ยังต้องติดตาม (เพราะขึ้นกับ yield/defect/ความพร้อม supply chain) แต่ในเชิงอุตสาหกรรม EUV+DSA ถูกพูดถึงมากขึ้นในฐานะทางเลือกเสริม เพื่อรับมือข้อจำกัด stochastic และความคุ้มทุนในยุคอังสตรอม

สรุปสำหรับคนทำธุรกิจเทค

FAQ

Q: ทำไม EUV ถึงเจอปัญหา stochastic มากขึ้นเมื่อโหนดเล็กลง?

เพราะจำนวนโฟตอนที่มีผลต่อการสร้างลายมีข้อจำกัด ทำให้ความแปรปรวนของลายเด่นขึ้น และมักต้องเพิ่ม dose เพื่อกดความแปรปรวน

Q: DSA คืออะไรแบบเข้าใจง่าย?

เป็นเทคนิคที่ใช้ block copolymer ให้จัดตัวเป็นลายนาโนเอง โดยมีลายหยาบเป็นตัวนำทาง เพื่อให้ได้ลายสุดท้ายที่สม่ำเสมอและละเอียดขึ้น

Q: Intel 14A คืออะไร?

เป็นหนึ่งในโหนดผลิตชิปที่ Intel Foundry ระบุใน roadmap (รวมถึง 14A-E) ซึ่งประกาศความคืบหน้าในงาน Direct Connect